## PATENT ABSTRACTS OF JAPAN

JPA10-304184

(11) Publication number: 10304184 A

(43) Date of publication of application: 13.11.98

(51) Int. CI

H04N 1/387 G06T 1/20 H04N 1/21

(21) Application number: 09114603

(71) Applicant:

**FUJI XEROX CO LTD** 

(22) Date of filing: 02.05.97

(72) Inventor:

**NAGAO TAKASHI** 


## (54) IMAGE PROCESSOR AND IMAGE PROCESSING METHOD

## (57) Abstract:

PROBLEM TO BE SOLVED: To provide an image processor which can perform both image processings that can be performed independently by partial areas and an image processing requires a wide reference area through parallel processing at a high speed in arbitrary order.

SOLUTION: Divided area data of image data are inputted to divisional input means 2 and image processes that can be performed independently by the divided areas are performed for the inputted divided area data through pipeline processing 3; and the process results of the pipeline processing 3 are integrated. Further, the image process which requires a wide reference area is performed by image processing means 5, whose processing results are integrated. Those different image processings are performed in arbitrary order to achieve fast image processing.

COPYRIGHT: (C)1998,JPO



## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-304184

(43)公開日 平成10年(1998)11月13日

(51) Int. Cl.	6	識別記号	FΙ		
HO4N	1/387		HO4N	1/387	
G06T	1/20			1/21	
HO4N	1/21		G06F 1	15/66	L

審査請求 未請求 請求項の数8 OL (全14頁)


(21)出願番号	A土 656 77 0 11 4 C 0 9	(21) IUSS 1	000005 400
(41) 山願番写	特願平9-114603	(71)出願人	000005496
			富士ゼロックス株式会社
(22)出願日	平成9年(1997)5月2日		東京都港区赤坂二丁目17番22号
		(72)発明者	長尾 隆
			神奈川県足柄上郡中井町境430 グリーン
			テクなかい 富士ゼロックス株式会社内
		(74)代理人	

## (54) 【発明の名称】画像処理装置および画像処理方法

## (57) 【要約】

【課題】 部分領域毎に独立に処理可能な画像処理と、 広い参照領域を必要とする画像処理の両方を、並列処理 により高速かつ任意の順序で処理できる画像処理装置お よび画像処理方法を提供する。

【解決手段】 画像データの分割領域データを複数の分割入力手段に入力し、入力された分割領域データ各々に対して、分割領域毎に独立に処理可能な画像処理をパイプライン処理により実行し、このパイプライン処理の処理結果を統合する。さらに、広い参照領域を要する画像処理を複数の画像処理手段により実行し、この複数の画像処理手段による処理結果を統合する。これら異なる画像処理を任意の順序で実行することにより高速な画像処理を達成する。



## 【特許請求の範囲】

【請求項1】 画像データを格納する画像記憶手段と、 前記画像記憶手段に格納された画像データの分割領域デ 一夕を各々入力する複数の分割入力手段と、

1

前記分割入力手段に入力された分割領域データ各々に対 して、分割領域毎に独立に処理可能な画像処理をパイプ ライン処理により実行する複数の画像処理パイプライン と、

前記複数の画像処理パイプラインの処理結果を統合して 前記画像記憶手段に出力する第1の統合処理手段と、 前記画像記憶手段に格納された画像を読み出して広い参 照領域を要する画像処理を行う複数の画像処理手段と、 前記複数の画像処理手段の処理結果を統合して前記画像 記憶手段に出力する第2の統合処理手段とを具備するこ とを特徴とする画像処理装置。

【請求項2】 前記分割入力手段は、前記画像記憶手段 に格納された画像をほぼ同じ画素数毎の領域に分割して 入力することを特徴とする、請求項1に記載の画像処理 装置。

【請求項3】 前記分割入力手段は、前記画像処理パイ 20 プラインの処理の内容に応じて、前記画像記憶手段に格 納された画像を一部重複して入力することを特徴とす る、請求項1に記載の画像処理装置。

【請求項4】 前記第1の統合処理手段は、前記画像処 理手段の処理の内容に応じて、前記画像処理パイプライ ンからの出力を統合する際に、出力画像を外側に所定の 画素数分だけ拡張して前記画像記憶手段に格納すること を特徴とする、請求項1に記載の画像処理装置。

【請求項5】 前記画像処理手段は、前記画像記憶手段 に格納された入力画像の全体を読み出し可能領域とし、 出力画像の別々の領域に対応した処理を行うことを特徴 とする、請求項1に記載の画像処理装置。

【請求項6】 前記画像処理手段の各々は、処理の内容 に応じて対象画素数がほぼ等しくなるように分割された 出力画像の各領域に対して処理を行うことを特徴とす る、請求項5に記載の画像処理装置。

【請求項7】 少なくとも1つのプロセッサを擁するマ ルチプロセスまたはマルチスレッド処理環境に実現さ れ、前記分割入力手段と前記画像処理パイプラインはそ の組毎に1つづつのプロセスまたはスレッドで処理さ れ、前記画像処理手段はそれぞれに1つづつのプロセス またはスレッドにより処理されることを特徴とする、請 求項1乃至6のいずれかに記載の画像処理装置。

【請求項8】 画像記憶手段に格納された画像データの 分割領域データをそれぞれ複数の分割入力手段へ入力す るステップと、

前記分割入力手段に入力された複数の分割領域データ各 々について、分割領域毎に独立に処理可能な画像処理を 複数の画像処理パイプラインにより並列処理するステッ プと、

前記複数の画像処理パイプラインの処理結果を統合して 前記画像記憶手段に出力するステップと、

前記画像記憶手段に格納された画像を読み出して複数の 画像処理手段により、広い参照領域を要する画像処理を 行うステップと、

前記複数の画像処理手段による広い参照領域を要する処 理の処理結果を統合して前記画像記憶手段に出力するス テップと、

を有することを特徴とする画像処理方法。

#### 10 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、デジタル化された 画像を処理する装置に係り、並列処理により画像を高速 に処理することが可能な画像処理装置および画像処理方 法に関する。特に、分割画像データた毎に独立可能な処 理と、広い参照領域を要する処理とを区別し、それぞれ の処理の効率を高めた画像処理装置および画像処理方法 に関する。

## [0002]

【従来の技術】画像処理装置や画像を入力可能なDTP (デスクトップ・パブリッシング) システム、画像を出 力可能なプリントシステムなどでは、大容量の画像に対 して拡大・縮小、回転、アフィン変換、フィルタ、色変 換などの各種の画像処理が行われる。これらの画像処理 は、その負荷が非常に大きく、さらに動画像処理などで はリアルタイム性が要求されるため、これらの処理をい かに高速に行うかに対して様々な手法が提案されてい

【0003】一般に、画像処理は多くの対象に同じ処理 を繰り返すものが多い。このような処理に特に効果が高 い手法の一つとして、複数のプロセッサや処理ハードウ エアを持ち、画像を複数の部分領域に分割して並列パイ プライン処理を行う方法がある。

【0004】図2は、そのような並列パイプライン処理 システムの一例である。図2は特開平5-219390 号公報に述べられているものであり、スキャナから入力 された画像データはスプリッターにより各行毎に同じ画 素数のN個の領域に分割され、各々がスレッシュホルダ ー#1~#Nにより2値化処理され、さらに圧縮器#1 40 ~#Nにより圧縮され、合成器で統合されて出力され る。尚、スレッシュホルダーでは近傍画素の平均値と注 目画素とから出力を決定する周辺参照型の2値化処理を 行っており、そのためスプリッターは、2値化に必要な 周辺領域の幅分だけ画素をオーバーラップさせて分割す ることが記載されている。

【0005】この構成は、画像がN個の領域に分割され て各々が独立に処理されるため、N倍に近い高速化が期 待できるが、例えばアフィン変換やヒストグラム均等化 などのように、参照範囲が広いため部分領域毎に独立処 50 理できないものには適用できないという欠点がある。そ

こで、このような参照範囲の広いものも含めて処理を行える手法として、特開平3-48979号公報や特開平6-52296号公報に述べられた手法が提案されている。

【0006】図3は、特開平3-48979号公報に述べられた構成を説明するものである。画像は入力データバスから複数存在する画像処理モジュールに分割されて入力され、画像処理モジュール中の入力メモリに蓄積されて演算部で処理され、出力メモリに蓄積される。この処理結果は出力データバスを経由して入力データバスに 10戻され、画像処理モジュールの1つで全画像の濃度統計データ算出など全画像を参照する処理が行われ、それらのデータを元に2値化レベルなど次の処理に必要なパラメータが求められて各画像処理モジュールの入力メモリに分配される。その後に、各画像処理モジュールは、先の2値化レベルなどのパラメータに従って入力メモリに格納された部分画像データを処理する。

【0007】この構成では、先の特開平5-21939 0号公報に記載された構成ではできなかった広い参照領域を要する処理を可能となるように構成することができ20る。しかしながら、広い参照領域を要する処理については1つの画像処理モジュールで実行するため速度が遅く、さらに処理毎に結果画像を出力メモリ側から入力メモリ側に転送する必要があるため、複数の処理を連続して行う場合には処理速度の低下が生じるという欠点がある。

【0008】図4は、特開平6-52296号公報に述べられた構成の一部を説明するものである。ラインセンサカメラから入力された画像は分配回路で部分画像に分割されてデジタル化され、それぞれ並列にパイプライン 30処理回路により処理され、フレームメモリに蓄積される。フレームメモリに蓄積された画像は、複数の判定制御回路やメイン判定制御回路により全画像に渡る処理が行われる。

【0009】この構成では、判定制御回路を経由して各フレームメモリ間の情報が交換できるために、全面を参照する処理も実行できる。しかしながら、各判定制御回路が他方のフレームメモリ中のデータを参照する必要がある場合に、フレームメモリが分割されているため領域をまたがった制御が複雑になり、またデータの参照にも40時間がかかることが予想される。さらに前段のパイプライン処理回路と後段の判定制御回路とが別々に必要であるため、回路規模が大きくなるという欠点がある。またさらに、パイプライン処理回路と判定制御回路との順序関係が固定的であるため、広い参照領域を要する処理を先に行うなどの柔軟な構成が取れないという欠点がある。

## [0010]

【発明が解決しようとする課題】本発明は、上述した既存方式の問題に鑑みてなされたものであり、部分領域毎 50

に独立に処理可能な画像処理と、広い参照領域を必要とするため部分領域毎には処理できない画像処理の両方を、並列処理により高速かつ任意の順序で処理できる画像処理装置および画像処理方法を提供することを目的とする。

【0011】さらに、部分領域毎の独立の処理と広い参 照領域を要する処理の両方の処理のための大規模な回路 を持つことなく、回路を有効に利用した並列画像処理装 置の提供を目的とする。

## [0012]

【課題を解決するための手段】上記課題を解決するために、本発明は、画像データを格納する画像記憶手段と、画像記憶手段に格納された画像データの分割領域データを各々入力する複数の分割入力手段と、分割入力手段に入力された分割領域データ各々に対して、分割領域毎に独立に処理可能な画像処理をパイプライン処理により実行する複数の画像処理パイプラインと、複数の画像処理パイプラインの処理結果を統合して画像記憶手段に出力する第1の統合処理手段と、画像記憶手段に格納された画像を読み出して広い参照領域を要する画像処理を行う複数の画像処理手段と、複数の画像処理手段の処理結果を統合して画像記憶手段に出力する第2の統合処理手段とを見備することを特徴とする画像処理装置を提供する。

【0013】また、本発明の画像処理装置における分割 入力手段の一実施例は、画像記憶手段に格納された画像 をほぼ同じ画素数毎の領域に分割して入力することを特 徴とする。

【0014】また、本発明の画像処理装置における分割 入力手段の一実施例は、画像処理パイプラインの処理の 内容に応じて、画像記憶手段に格納された画像を一部重 複して入力することを特徴とする。

【0015】また、本発明の画像処理装置における第1の統合処理手段は、画像処理手段の処理の内容に応じて、画像処理パイプラインからの出力を統合する際に、出力画像を外側に所定の画素数分だけ拡張して画像記憶手段に格納することを特徴とする。また、本発明の画像処理装置における画像処理手段は、画像記憶手段に格納された入力画像の全体を読み出し可能領域として、出力画像の別々の領域に対応した処理を行うことを特徴とする。

【0016】また、本発明の画像処理装置における画像処理手段の各々は、処理の内容に応じて対象画素数がほぼ等しくなるように分割された出力画像の各領域に対して処理を行うことを特徴とする。

【0017】また、本発明の画像処理装置は、少なくとも1つのプロセッサを擁するマルチプロセスまたはマルチスレッド処理環境に実現され、前記分割入力手段と前記画像処理パイプラインはその組毎に1つづつのプロセスまたはスレッドで処理され、前記画像処理手段はそれ

ぞれに1つづつのプロセスまたはスレッドにより処理さ れることを特徴とする。

【0018】さらに、本発明の画像処理方法は、画像記 憶手段に格納された画像データの分割領域データをそれ ぞれ複数の分割入力手段へ入力するステップと、分割入 力手段に入力された複数の分割領域データ各々につい て、分割領域毎に独立に処理可能な画像処理を、複数の 画像処理パイプラインにより並列処理するステップと、 複数の画像処理パイプラインの処理結果を統合して画像 記憶手段に出力するステップと、画像記憶手段に格納さ 10 れた画像を読み出して複数の画像処理手段により、広い 参照領域を要する画像処理を行うステップと、複数の画 像処理手段による広い参照領域を要する処理の処理結果 を統合して画像記憶手段に出力するステップと、を有す ることを特徴とする。

## [0019]

【発明の実施の形態】以下、図面に基づき本発明に係わ る画像処理装置および画像処理方法の実施の形態につい て説明する。

## [0020]

【実施例】図1は本発明の画像処理装置の実施の形態を 示すプロック図である。図1において、画像処理装置 は、画像データを格納する画像記憶部1と、画像記憶部 1に格納された画像を部分領域毎に分割して入力する複 数の分割入力部2と、分割入力部2からの入力をパイプ ライン処理する分割入力部2と同数の画像処理パイプラ イン3と、画像処理パイプラインにより処理された各部 分画像を統合して画像記憶部1に格納する第1の統合処 理部4と、画像記憶部1に格納された画像を処理する複 数の画像処理部5と、画像処理部5による処理結果を統 30 合して画像記憶部1に格納する第2の統合処理部6とか ら構成されている。

【0021】画像記憶部1は、画像データを格納する記 憶手段であり、メモリやハードディスク装置などにより 構成され、分割入力部1や画像処理部5から読み出さ れ、第1ならびに第2の統合処理部から画像を入力され る。尚、画像記憶部1と外部との画像の入出力は、図示 されていないスキャナ装置や画像入力 I / Fなどを経由 して行われる。

【0022】分割入力部2は、画像記憶部1に格納され 40 た画像データを、ほぼ同数の画素を含む部分領域に分割 して読み出し、その部分画像データを自身に接続された 各画像処理パイプライン3に入力する。尚、分割入力部 は画像処理パイプラインの処理内容により、図5に示す ようにお互いに排他的に分割(図5(a))したり、あ るいは処理パラメータに依存した特定の幅でお互いにオ ーバラップするように分割(図5(b))することが可 能である。

【0023】画像処理パイプライン3は、分割入力部2 から入力された部分画像データを、パイプライン方式で 50 示されていないスキャナや画像入出力 I / F から画像記

順次処理して第1の統合処理部に出力する。 画像処理パ イプライン3は、図7に示すように、ユーザが希望する 複数の処理モジュールが連結されており、第1の統合処 理部4から指示を受けると、最後段のモジュールから順 次手前のモジュールを呼び出し、最前段の処理モジュー ルが自身に接続された分割入力部2を呼び出して処理に 必要な画像データを取得する。取得されたデータは、各 処理モジュールで処理されながら先の指示と逆方向に画 像処理パイプライン3を通過し、最終的に第1の統合処 理部4に渡される。この処理は、分割された部分画像全 体を一度のフローで行っても、また例えば1ライン毎な どの部分画像の一部づつの繰り返しで行ってもよい。

【0024】第1の統合処理部4は、画像処理パイプラ イン3に指示を与えて処理を開始させ、出力された処理 済の部分画像データを各画像処理パイプラインから受け 取り、処理済の画像データ全体が作成されるように位置 を合わせてこれらを統合し、画像記憶部1に出力する。 さらにマルチプロセス環境またはマルチスレッド環境の ようなソフトウエアで実現される場合には、処理の始め に予め定められた個数の分割入力部2を生成してその入 力範囲を設定し、これに予め定められた処理モジュール を生成/連結して画像処理パイプラインを構成する。

【0025】画像処理部5は、第2の統合処理部6から の指示に従って、画像記憶部1に格納された対象画像の 全体をアクセスしながら必要な処理を行い、その結果を 第2の統合処理部6に出力する。画像処理部5の各々の 処理範囲は、第2の統合処理部6に出力される出力画像 上で重ならないように設定される。処理範囲の設定など に関する詳細は後述する。

【0026】第2の統合処理部6は、画像処理部5に指 示を与えて処理を開始させ、出力された処理済の部分画 像データを各画像処理部5から受け取り、処理済みの画 像データ全体が作成されるように位置を合わせてこれら を統合し、画像記憶部1に出力する。 さらにマルチプロ セス環境またはマルチスレッド環境のようなソフトウエ アで実現される場合には、処理の始めに予め定められた 個数の画像処理部5を生成して、その出力処理範囲を設 定する。

【0027】次に、本実施例における各部の詳細を、順 を追って説明する。尚、以下の説明では画像は畳み込み フィルタ、色補正、拡大、45度回転の順に処理され、 4つのプロセッサを持つマルチスレッド環境により実現 されているものとして説明を行うが、発明の構成から明 らかなように本発明はこれらに限定されるものではな く、他の種類の画像処理を含む場合にも同様に適用可能 である。また、プロセッサの数等、各種のハードウエア 環境は、以下の実施例に述べる構成に限定されるもので はない。

【0028】処理の対象となる画像データは、初めに図

憶部1に入力されて格納される。第1の統合処理部4 は、画像記憶部1から処理対象となる画像のサイズを取 得し、それを各分割入力部2に均等に割り付けるための 部分領域のサイズと読み出し開始位置を計算する。この 時、周辺画素を必要とする処理があるかどうか等に応じ て、第1の統合処理部4は各分割入力部2に割り付ける 部分領域のサイズと読み出し開始位置について、異なる 計算を行う。

【0029】画像処理パイプライン3で行われる処理に 周辺画素の参照が不要な場合には、第1の統合処理部4 10

> 分割領域1: (0,  $0) \sim (99, 24)$ 分割領域2:  $(0, 25) \sim (99, 49)$  $(0, 50) \sim (99, 74)$ 分割領域3: 分割領域4:  $(0, 75) \sim (99, 99)$

【0031】画像処理パイプライン3で行われる処理に 周辺画素の参照が必要な場合には、第1の統合処理部4 は、その分を各分割領域がオーバーラップするように分 割する。例えば5×5畳み込みフィルタを画像処理パイ プライン3の先頭で処理する場合には、図5(b)に示 すように、各分割領域はその外側2画素づつをオーバー 20 ラップして読み出す。尚、分割入力部2は、0より小さ い画素/ラインには0画素/ラインの値を、100以上

の画素/ラインには99画素/ラインの値を出力するよ うに設定されているものとする。100画素×100ラ インの画像を4つの領域に各分割領域がオーバーラップ するように分割する場合は、例えば、以下の表2に示す ように、4つの領域に分割される。

は、単純に全画像を複数の領域に均等分割して部分領域

を作成する。例えば、100画素×100ラインの画像

を4つのスレッドで処理する場合には、4つの領域に分

割する。3つのスレッドで処理するには、図5(a)に

示すように3つの領域に均等に分割する。100画素×

は、例えば、以下の表1に示すように、対象画像は10

100ラインの画像を4つの領域に均等分割する場合

0 画素×25 ラインづつの4つの領域に分割される。

[0032] 【表2】

[0030]

【表1】

分割領域 1 :  $(-2, -2) \sim (101,$ 26) 分割領域 2 :  $(-2, 23) \sim (101,$ 51) 分割領域3:  $(-2, 48) \sim (101,$ 76)  $(-2, 73) \sim (101, 101)$ 分割領域4 :

【0033】第1の統合処理部4は、このようにして各 部分領域のサイズと読み出し開始位置を計算した後に、 4つの分割入力部2の動作を行う処理モジュールを、部 分領域のサイズと読み出し位置をパラメータとして生成 30 に相当する数値をライン長レジスタから読み出してアド する。

【0034】生成された分割入力部2は、図6に示すよ うに、画像記憶部1からの画像データの読み出しを行う 入力処理部20と、画像処理パイプライン3の先頭の処 理モジュールからの呼出しに答え、入力処理部20が読 み出したデータを出力する入力 I / F部 2 1 と、画像記 憶部1に格納された処理対象画像中の読み出し位置のア ドレスを保持するアドレスポインタや現在の読み出しラ イン位置を保持するラインカウンタや1ラインのバイト 数を保持するライン長レジスタなどを持ち、各部を制御 40 する入力制御部22とから構成される。これら各部は、 画像処理パイプライン3の先頭の処理モジュールからの 呼出しに応じて次のように動作する。

【0035】画像処理パイプライン3の先頭の処理モジ ュールからの呼出しが起きると、入力 I / F部21はそ の旨を入力制御部22に通知し、呼出し指示と同時に処 理モジュールから渡された画像データを書き込むバッフ ァのポインタを入力制御部22に送る。入力制御部22 は、入力 I / F部21からの通知を受けるとアドレスポ インタとライン長レジスタの内容を入力処理部20に渡 50 ンクする。このような処理により、図7に示すように畳

すとともに、ラインカウンタを1だけインクリメント し、その結果が0より大で画像記憶部1に格納された画 像のライン数より小の場合に、画像1ラインのバイト数 レスポインタに加算する。入力処理部20は、入力制御 部22から指示された画像記憶部1のアドレスからライ ン長分のデータを読み出して入力 I / F部21から渡さ れたバッファポインタの領域にそのデータを書き込み、 さらに左右に余分な参照画素の付加が必要な場合は左は ラインの先頭画素を、右はラインの最終画素をコピーす る。その後、入力 I / F部2 1 が読み込み処理の終了を 画像処理パイプライン3の先頭の処理モジュールに通知 し、1回の読み込み処理が終了する。分割入力部2は、 このような処理を処理モジュールからの呼出しに応じて 繰り返す。

【0036】4つの分割入力部が生成されると、次に第 1の統合処理部4は画像処理パイプライン3を生成す る。初めに第1の統合処理部4は、畳み込みフィルタモ ジュール30を4つ生成し、それぞれを分割入力部2に リンクする。次に色補正モジュール31を4つ生成し、 それぞれを先に作成した畳み込みフィルタモジュール3 0にリンクする。次に拡大モジュール32を4つ生成 し、それぞれを先に作成した色補正モジュール31にリ

9

み込みフィルタ→色補正→拡大を順次行う4つの画像処 理パイプライン3が生成される。尚、フィルタサイズ/ 係数や色補正係数、拡大率などは、生成時のパラメータ として渡される等の方法で各モジュールに与えられる。 【0037】図8は、これら処理モジュールの一例とし て、色補正モジュール31の内部プロックを示したもの である。色補正モジュール31は、前段の処理モジュー ルからの入力を受け取るための入力バッファ310と、 後段の処理モジュールへの処理済データの出力を行う出 カ1/F部311と、色処理処理を行う色補正処理部3 12とから構成されている。後段の処理モジュールから の呼出しが起きると、出力I/F部はその旨を色補正処 理部312に通知し、呼出し指示と同時に後段の処理モ ジュールから渡された画像データを書き込むバッファの ポインタを色補正処理部312に送る。色補正処理部3 12は、出力 I / F部 3 1 1 からの通知を受けると入力 バッファのポインタを引数として前段の処理モジュール を呼出して1ライン分の入力データを受け取り、係数レ ジスタに格納された係数を用いて、ライン長レジスタに 格納された数のデータを色補正処理し、ラインカウンタ 20 を1だけインクリメントして処理の終了を出力 I / F部 311に通知する。出力 I / F部311は、色補正処理 部312からの処理終了通知を受け取ると、後段の処理 モジュールに処理終了を通知して1回の色補正処理が終 了する。色補正モジュールは、このような処理を後に接 続された処理モジュールからの呼出しに応じて繰り返 す。

【0038】4つの画像処理パイプラインが生成される と、次に第1の統合処理部4は並列に各画像処理パイプ ラインを呼び出して、畳み込みフィルタ→色補正→拡大 30 の処理を行う。図9は、第1の統合処理部4の構成を示 すプロック図の一例である。第1の統合処理部4は、先 に説明した分割入力部2の生成を行う分割入力部生成部 40と、同じく先に説明した画像処理パイプライン3の 生成を行う画像処理パイプライン生成部41と、生成さ れた各画像処理パイプライン3からの処理結果を画像記 憶部1に書き込み位置を制御しながら出力するための制 御を行う統合制御部42とから構成されている。先に説 明した処理により分割入力部2と画像処理パイプライン 3とが生成されると、統合制御部42は、各画像処理パ 40 イプラインの最後の処理モジュールに対して呼出しを行 う。この時、各統合制御部42は、各分割(処理済)画 像データを書き出すための画像記憶部1の領域の先頭ア ドレスを内部のアドレスポインタに保持し、これを最後 の処理モジュールの出力バッファのポインタとして呼出 しを行う。呼び出された処理モジュールは、順次自身よ り前段側の処理モジュールを呼出し、先頭のモジュール は分割入力部2を呼び出して処理に必要なデータを取得 し、処理結果を順次後段側のモジュールに返し、最後に 統合制御部42を介して画像記憶部1の所定のアドレス 50

に書き込まれる。この処理が1回終了すると、統合制御部42はラインカウンタを1だけインクリメントし、自分が担当する処理領域の最終ラインを越えていないならばアドレスポインタにライン長レジスタの内容を加算して、再度画像処理パイプライン3の最後のモジュールを呼び出す。このような処理を各部分領域のライン数分だけ繰り返すことで、画像記憶部1には処理済みの全画像データが格納される。尚、この処理は、統合制御部42と画像処理パイプライン3と分割入力部2の組が1つのスレッドで動作し、4つの各組は別々に並列処理されるため、4つ以上のプロセッサを持つ環境では、ほぼ1/4の時間で処理が実行できる。

【0039】上記の処理が終了すると、制御が第2の統合処理部6に移って45度回転が行われる。第2の統合処理部6は、初めに画像記憶部1から処理対象となる画像のサイズを取得し、処理の内容から各画像処理部5の負荷がほぼ均等になるように、出力画像上での処理対象領域を計算する。

【0040】画像を45度回転させる場合に、出力画像を図10(a)のようにラインに平行に同じ矩形に分割して各画像処理部5で処理すると、各画像処理部が担当する画素数に大きな差が生じ、上から1番目と4番目の処理が速く終わるのに対して2番目と3番目が遅くなり、結果として並列化の効果が少なくなってしまう。そこで図10(b)に示すように、各画像処理部5が担当する出力画素数がほぼ均等になるように担当領域を分割することで、ほぼ並列数に見合った高速化が実現できる。具体的には、出力画像の各ラインにおける画像の開始位置と終了位置を計算して各出力ライン中の演算対象となる画素数を求め、部分領域毎のこの画素数の総和がほぼ等しくなるように領域を分割する。

【0041】第2の統合処理部6は、このようにして各出力部分領域のサイズと開始位置を計算した後に、部分領域のサイズと開始位置ならびに各ラインの開始位置と終了位置をパラメータとして、45度回転を行う4つの画像処理部5を生成する。

【0042】生成された画像処理部5は、図11に示すように、画像記憶部1からの画像データの読み出しを行う入力処理部50と、第2の統合処理部6への処理済データの出力を行う出力I/F部51と、画像の回転処理を行う回転処理部52とから構成されている。第2の統合処理部6からの呼出しが起きると、出力I/F部51はその旨を回転処理部52に通知し、呼出し指示と同はその旨を回転処理部52に通知し、呼出し指示と同時に第2の統合処理部6から渡された画像データを書き込むバッファのポインタを回転処理部52に送る。回転処理部52は、ラインカウンタに格納された処理対象ラインに対して、開始/終了画素位置テーブルから開始画素位置と終了画素位置を求め、開始位置から終了位置まで順次係数レジスタに格納された係数を用いて原画像中の対応する画素位置を求め、その画素の値を入力処理部5

0を経由して画像記憶部1から読み出して、出力バッフ ァに書き込む。処理が終了画素位置まで達すると、回転 処理部6はラインカウンタの値を1だけインクリメント して処理の終了を出力 I / F部51に通知する。出力 I ✓ F部51は、回転処理部52からの処理終了通知を受 け取ると、第2の統合処理部6に処理終了を通知して、 出力画像の1ライン分の回転処理が終了する。画像処理 部5は、このような処理を第2の統合処理部6からの呼 出しに応じて繰り返す。

【0043】4つの画像処理部5が生成されると、次に 10 領域を節約することが可能となる。 第2の統合処理部6は並列に各画像処理部5を呼び出し て45度回転の処理を行う。図12は、第2の統合処理 部6の構成を示すプロック図の一例である。第2の統合 処理部6は、先に説明した画像処理部5の生成を行う画 像処理部生成部60と、生成された各画像処理部5から の処理結果を画像記憶部1に書き込み位置を制御しなが ら出力するための制御を行う統合制御部61とから構成 されている。 先に説明した処理により画像処理部5が生 成されると、統合制御部61は、各画像処理部に対して 呼出しを行う。この時、各統合制御部61は、各画像処 20 理部からの処理済みデータを書き出すための画像記憶部 1の領域の先頭アドレスを内部のアドレスポインタに保 持し、これを画像処理部5の出力パッファのポインタと して呼出しを行う。呼び出された画像処理部5は、先の 説明のように開始/終了画素位置の間の画素について、 原画像上の対応点の値を画像記憶部1から読み出して出 カし、これが終了するとそのラインの処理結果は第2の 統合処理部6を経由して画像記憶部1の処理済み画像を 格納するための領域に書き込まれる。この処理が1回終 了すると、統合制御部61はラインカウンタを1だけイ ンクリメントし、自分が担当する処理領域の最終ライン を越えていないならばアドレスポインタにライン長レジ スタの内容を加算して、再度画像処理部5を呼び出す。 このような処理を各部分領域のライン数分だけ繰り返す ことで、画像記憶部1には最終的な処理済みの全画像デ 一夕が格納される。この処理は、統合制御部61と画像 処理部5の組が1つのスレッドで動作して4つの各組は 別々に並列処理され、さらに各組が担当する処理対象画 素数がほぼ均等になるようライン数を割当てているた め、4つ以上のプロセッサを持つ環境では、ほぼ1/4 40 の時間で処理が実行できる。

【0044】本実施例では、畳み込みフィルタ→色補正 →拡大→45度回転の順で処理を行ったが、構成から明 らかなように、45度回転→畳み込みフィルタ→色補正 →拡大のように広い参照領域を要する処理が先頭の処理 順でも、畳み込みフィルタ→45度回転→色補正→拡大 のように広い参照領域を要する処理が間にあるような処 理順でも、また広い参照領域を要する処理が複数あって も、同じように並列処理による高速処理が可能である。

補正→拡大のように広い参照領域を要する処理が先頭の 処理順の場合には、図13のように構成を変更し、画像 処理部5の出力を画像処理パイプライン3に直接入力で きるようにすれば、画像記憶部1から読み出したデータ を画像処理部5で45度回転処理を実行した後、処理デ ータを画像処理パイプライン3に入力し、それぞれのデ ータについて畳み込みフィルタ→色補正→拡大処理が実 行可能となる。この構成によれば、一時的に画像記憶部 1に全画像データを保持することが不要となり、メモリ

【0046】また、本実施例の第1の統合処理部4なら びに第2の統合処理部6では、画像処理パイプライン3 または画像処理部5の出力を単に統合して画像記憶部1 に格納したが、図14に示すように、次に行う処理に応 じて出力画像の周囲に特定の幅の領域を設けて最外郭の 画素値と同じ値で埋めるように構成することも可能であ る。このように構成すると、例えば画像処理部5での処 理が9点2次補間を行う45度回転のように入力画像の 外の参照が発生する場合に、第1の統合処理部4でその 分の周辺領域を設けて出力画像を書き込んでおくこと で、画像処理部5において参照画素位置が画像の外であ るかどうかの判断を省略して高速化を図ることが可能と なる。

【0047】さらに、本実施例は複数のプロセッサを持 つマルチスレッド環境で実現するとして説明を行った が、マルチプロセス環境による実現や、DSP(デジタ ル・シグナル・プロセッサ)やFPGA(フィールド・ プログラマブル・ゲート・アレー) などのプログラム可 能なハードウエアによる実現、さらには回路規模が増加 するもののゲートアレーなどの固定的なハードウエアに より構成されていてもよい。

【0048】また、本実施例では、4つのプロセッサが ある場合に、分割入力部1と画像処理パイプライン3の 組と画像処理部5とを同じ4つのスレッドで実行した が、例えばPDL(ページ記述言語)の展開処理のよう に画像だけに全てのプロセッサを割当てられない場合に は4つ以下のスレッドで実行したり、あるいは他の処理 の負荷に応じてスレッド数を可変させるなどの構成も可

【0049】また、本実施例では処理をライン単位で行 うように構成したが、本発明はこれに限定されるもので はなく、画素単位や複数ライン単位、プロック単位など の各種の処理単位において同様に実施することができ る。

[0050]

【発明の効果】以上述べたように、本発明の画像処理装 置では、畳み込みフィルタ、色補正、拡大など、処理画 像の部分領域毎に独立に処理可能なものと、45度回転 などの広い参照領域を必要とするために部分領域毎に独 【0045】また、45度回転→畳み込みフィルタ→色 50 立処理できないものの両方について、任意の順序で高速

る。

13

な処理を行うことができる。さらに、複数プロセッサによるマルチプロセスまたはマルチスレッド環境や、DSP(デジタル・シグナル・プロセッサ)やFPGA(フィールド・プログラマブル・ゲート・アレー)等のプログラム可能なハードウエアにより本発明の構成を実現することで、処理画像の部分領域毎の独立処理と、広い参照領域を必要とする処理のための大規模な回路を持つことなく、回路を有効に利用した並列パイプライン型画像処理装置を提供することができる

となく、回路	8を有効に利用した並列パイプライン型画像		2		
処理装置を提供することができる。 3					
【図面の簡単	<b>並な説明】</b>	10	4		
【図1】	本発明の実施例を示すブロック図である。		5		
【図2】	既存の画像処理装置の構成を示すプロック		6		
図である。			2 0		
[図3]	既存の画像処理装置の別の構成を示すプロ		2 1		
ック図である		2 2			
【図4】	既存の画像処理装置の別の構成を示すプロ		3 0		
ック図である		3 1			
【図5】	分割入力部2における画像の分割を説明す		3 2		
る図である。			4 0		
【図6】	分割入力部2を示すプロック図である。	20	4 1		
【図7】	画像処理パイプライン3を示すプロック図		4 2		
である。			5 0		
【図8】	色補正モジュール31を示すプロック図で		5 1		
ある。			5 2		
【図9】	第1の統合処理部4を示すプロック図であ		6 0		

【図10】 画像データの回転処理における分割領域の

【図12】 第2の統合処理部6を示すプロック図であ 30

【図11】 画像処理部5を示すプロック図である。

設定を説明する図である。

【図13】 本発明の実施例における別の構成を示すプロック図である。

【図14】 第1の統合処理部4または第2の統合処理部6における出力方法を説明する図である。


## 【符号の説明】

114 3 12 101 2	· 1.4
1	画像記憶部
2	分割入力部
3	画像処理パイプライン
4	第1の統合処理部
5	画像処理部
6	第2の統合処理部
2 0	入力処理部
2 1	入力 I /F部
2 2	入力制御部
3 0	畳み込みフィルタモジュール
3 1	色補正モジュール
3 2	拡大モジュール
4 0	分割入力部生成部
4 1	画像処理パイプライン生成部
4 2	統合制御部
5 0	入力処理部
5 <b>1</b>	出力I/F部
5 2	回転処理部
6 0	画像処理部生成部
6 1	統合制御部
3 1 0	入力バッファ
3 1 1	出力I/F部


色補正処理部

【図1】


3 1 2




[図2]




【図3】




【図4】




【図5】




[図6]




【図7】




[図8]




[図9]




【図10】




【図11】



【図12】



【図13】



【図14】

